Teilen über

Coreinfo v3.6

  • Artikel

Von Mark Russinovich

Datum der Veröffentlichung: 29. September 2022

DownloadCoreinfo herunterladen(531 KB)

Einführung

Coreinfo ist ein Befehlszeilenhilfsprogramm, das Ihnen die Zuordnung zwischen logischen Prozessoren und dem physischen Prozessor, dem NUMA-Knoten und dem Socket, auf dem sie sich befinden, sowie den jedem logischen Prozessor zugewiesenen Cache anzeigt. Es verwendet die Windows-Funktion GetLogicalProcessorInformation, um diese Informationen abzurufen, und gibt sie auf dem Bildschirm aus. Dabei wird eine Zuordnung zu einem logischen Prozessor mit einem Sternchen dargestellt, z. B. „*“. Coreinfo ist nützlich, um Einblicke in die Prozessor- und Cachetopologie Ihres Systems zu erhalten.

Installation

Extrahieren Sie das Archiv in ein Verzeichnis, und führen Sie dann Coreinfo aus, indem Sie in diesem Verzeichnis in der Konsole für eine 32-Bit-Version von Windows Coreinfo bzw. für eine 64-Bit-Version Coreinfo64 eingeben.

Verwenden von CoreInfo

Für jede Ressource wird eine Zuordnung der für das Betriebssystem sichtbaren Prozessoren angezeigt, die den angegebenen Ressourcen entsprechen. Dabei steht „*“ für die entsprechenden Prozessoren. Bei einem System mit vier Kernen beispielsweise eine Zeile in der Cacheausgabe mit einer Zuordnung, die gemeinsam von den Kernen 3 und 4 genutzt wird.

Verwendung: coreinfo [-c][-f][-g][-l][-n][-s][-m][-v]

Parameter Beschreibung
-c Sichert Informationen zu Kernen.
-f Sichert Informationen zu Hauptfunktionen.
-g Sichert Informationen zu Gruppen.
-l Sichert Informationen zu Caches.
-n Sichert Informationen zu NUMA-Knoten.
-s Sichert Informationen zu Sockets.
-m Sichert NUMA-Zugriffskosten.
-v Sichert nur virtualisierungsbezogene Features, einschließlich Unterstützung für die Adressübersetzung der zweiten Ebene.
(erfordert Administratorrechte auf Intel-Systemen.)

Alle Optionen mit Ausnahme von „-v“ sind standardmäßig ausgewählt.

Coreinfo Output:

Coreinfo v3.03 - Dump information on system CPU and memory topology
Copyright (C) 2008-2011 Mark Russinovich
Sysinternals - www.sysinternals.com

Intel(R) Xeon(R) CPU           W3520  @ 2.67GHz
Intel64 Family 6 Model 26 Stepping 5, GenuineIntel
EM64T           *       Supports 64-bit mode
VMX             -       Supports Intel hardware-assisted virtualization
SVM             -       Supports AMD hardware-assisted virtualization
HYPERVISOR      *       Hypervisor is present
HTT             *       Supports hyper-threading

SMX             -       Supports Intel trusted execution
SKINIT          -       Supports AMD SKINIT
EIST            *       Supports Enhanced Intel Speedstep

NX              *       Supports no-execute page protection
PAGE1GB         -       Supports 1GB large pages
PAE             *       Supports > 32-bit physical addresses
PAT             *       Supports Page Attribute Table
PSE             *       Supports 4-MB pages
PSE36           *       Supports > 32-bit address 4-MB pages
PGE             *       Supports global bit in page tables
SS              *       Supports bus snooping for cache operations
VME             *       Supports Virtual-8086 mode

FPU             *       Implements i387 FP instructions
MMX             *       Supports MMX instruction set
MMXEXT          -       Implements AMD MMX extensions
3DNOW           -       Supports 3DNow! instructions
3DNOWEXT        -       Supports 3DNow! extension instructions
SSE             *       Supports Streaming SIMD Extensions
SSE2            *       Supports Streaming SIMD Extensions 2
SSE3            *       Supports Streaming SIMD Extensions 3
SSSE3           *       Supports Supplemental SIMD Extensions 3
SSE4.1          *       Supports Streaming SIMD Extensions 4.1
SSE4.2          *       Supports Streaming SIMD Extensions 4.2

AES             -       Supports AES extensions
AVX             -       Supports AVX instruction extensions
FMA             -       Supports FMA extensions using YMM state
MSR             *       Implements RDMSR/WRMSR instructions
MTTR            *       Supports Mmeory Type Range Registers
XSAVE           -       Supports XSAVE/XRSTOR instructions
OSXSAVE         -       Supports XSETBV/XGETBV instructions

CMOV            *       Supports CMOVcc instruction
CLFSH           *       Supports CLFLUSH instruction
CX8             *       Supports compare and exchange 8-byte instructions
CX16            *       Supports CMPXCHG16B instruction
DCA             -       Supports prefetch from memory-mapped device
F16C            -       Supports half-precision instruction
FXSR            *       Supports FXSAVE/FXSTOR instructions
FFXSR           -       Supports optimized FXSAVE/FSRSTOR instruction
MONITOR         -       Supports MONITOR and MWAIT instructions
MOVBE           -       Supports MOVBE instruction
PCLULDQ         -       Supports PCLMULDQ instruction
POPCNT          *       Supports POPCNT instruction
SEP             *       Supports fast system call instructions

DE              *       Supports I/O breakpoints including CR4.DE
DTES64          -       Can write history of 64-bit branch addresses
DS              -       Implements memory-resident debug buffer
DS-CPL          -       Supports Debug Store feature with CPL
PCID            -       Supports PCIDs and settable CR4.PCIDE
PDCM            -       Supports Performance Capabilities MSR
RDTSCP          *       Supports RDTSCP instruction
TSC             *       Supports RDTSC instruction
TSC-DEADLINE    -       Local APIC supports one-shot deadline timer
xTPR            *       Supports disabling task priority messages

ACPI            *       Implements MSR for power management
TM              *       Implements thermal monitor circuitry
TM2             *       Implements Thermal Monitor 2 control
APIC            *       Implements software-accessible local APIC
x2APIC          -       Supports x2APIC

CNXT-ID         -       L1 data cache mode adaptive or BIOS

MCE             *       Supports Machine Check, INT18 and CR4.MCE
MCA             *       Implements Machine Check Architecture
PBE             *       Supports use of FERR#/PBE# pin

PSN             -       Implements 96-bit processor serial number

Logical to Physical Processor Map:
*---  Physical Processor 0
-*--  Physical Processor 1
--*-  Physical Processor 2
---*  Physical Processor 3

Logical Processor to Socket Map:
****  Socket 0

Logical Processor to NUMA Node Map:
****  NUMA Node 0

Logical Processor to Cache Map:
*---  Data Cache          0, Level 1,   32 KB, Assoc   8, LineSize  64
*---  Instruction Cache   0, Level 1,   32 KB, Assoc   4, LineSize  64
*---  Unified Cache       0, Level 2,  256 KB, Assoc   8, LineSize  64
-*--  Data Cache          1, Level 1,   32 KB, Assoc   8, LineSize  64
-*--  Instruction Cache   1, Level 1,   32 KB, Assoc   4, LineSize  64
-*--  Unified Cache       1, Level 2,  256 KB, Assoc   8, LineSize  64
--*-  Data Cache          2, Level 1,   32 KB, Assoc   8, LineSize  64
--*-  Instruction Cache   2, Level 1,   32 KB, Assoc   4, LineSize  64
--*-  Unified Cache       2, Level 2,  256 KB, Assoc   8, LineSize  64
---*  Data Cache          3, Level 1,   32 KB, Assoc   8, LineSize  64
---*  Instruction Cache   3, Level 1,   32 KB, Assoc   4, LineSize  64
---*  Unified Cache       3, Level 2,  256 KB, Assoc   8, LineSize  64
****  Unified Cache       4, Level 3,    8 MB, Assoc  16, LineSize  64

Logical Processor to Group Map:
****  Group 0

DownloadCoreinfo herunterladen(531 KB)