Intrínsecos ARM

El compilador de Microsoft C++ (MSVC) hace que los siguientes intrínsecos estén disponibles en la arquitectura arm. Para obtener más información sobre ARM, consulte las secciones Herramientas de desarrollo de arquitectura y software del sitio web de documentación para desarrolladores de ARM.

NEON

Las extensiones de conjunto de instrucciones vectoriales NEON para ARM proporcionan funcionalidades de Single Instruction Multiple Data (SIMD) similares a las de los conjuntos de instrucciones vectoriales MMX y SSE que son comunes a los procesadores de arquitectura x86 y x64.

Se admiten intrínsecos NEON, como se dispone en el archivo de encabezado arm_neon.h. La MSVC compatibilidad con intrínsecos NEON es similar a la del compilador de ARM, que se documenta en el Apéndice G de la cadena de herramientas del compilador de ARM, Referencia del compilador de la versión 4.1 en el sitio web de ARM Infocenter.

La diferencia principal entre MSVC y el compilador de ARM es que el MSVC agrega variantes de las instrucciones de carga _exvldX y vector y vstX almacenamiento. Las variantes _ex toman un parámetro adicional que especifica la alineación del argumento de puntero, pero por lo demás son idénticas a sus equivalentes que no son _ex.

Lista de intrínsecos específicos de ARM

[Volver a la parte superior]

Restricciones de la barrera de memoria

Las funciones intrínsecas (barrera de memoria de datos), (barrera de sincronización de datos) y (barrera de sincronización de instrucciones) usan los siguientes valores predefinidos para especificar la restricción de barrera de memoria en términos del dominio de uso compartido y el tipo de acceso que se ve afectado por la __dmb__dsb__isb operación.

Para el intrínseco __isb, la única restricción válida actualmente es _ARM_BARRIER_SY; todos los demás valores se los reserva la arquitectura.

__iso_volatile_load o intrínsecos del almacén

Estas funciones intrínsecas realizan explícitamente cargas y almacenes que no están sujetos a optimizaciones del compilador.

__int16 __iso_volatile_load16(const volatile __int16 * Location);
__int32 __iso_volatile_load32(const volatile __int32 * Location);
__int64 __iso_volatile_load64(const volatile __int64 * Location);
__int8 __iso_volatile_load8(const volatile __int8 * Location);

void __iso_volatile_store16(volatile __int16 * Location, __int16 Value);
void __iso_volatile_store32(volatile __int32 * Location, __int32 Value);
void __iso_volatile_store64(volatile __int64 * Location, __int64 Value);
void __iso_volatile_store8(volatile __int8 * Location, __int8 Value);

Parámetros

Ubicación
La dirección de una ubicación de memoria para leer o escribir.

Valor
Valor que se escribirá en la ubicación de memoria especificada (almacenar solo intrínsecos).

Valor devuelto (solo intrínsecos de carga)

El valor de la ubicación de memoria especificado por Location.

Comentarios

Puede usar los intrínsecos y para realizar explícitamente accesos a memoria que no están sujetos a __iso_volatile_load8/16/32/64__iso_volatile_store8/16/32/64 optimizaciones del compilador. El compilador no puede quitar, sintetizar ni cambiar el orden relativo de estas operaciones, pero no genera barreras implícitas de memoria de hardware. Por lo tanto, el hardware todavía puede reordenar los accesos de memoria observables en varios subprocesos. Más concretamente, estos intrínsecos son equivalentes a las expresiones siguientes, tal como se compilan en /volatile:iso.

int a = __iso_volatile_load32(p);    // equivalent to: int a = *(const volatile __int32*)p;
__iso_volatile_store32(p, a);        // equivalent to: *(volatile __int32*)p = a;

Observe que los intrínsecos tienen punteros volátiles para dar cabida a variables volátiles. Sin embargo, no hay ningún requisito ni recomendación para usar punteros volátiles como argumentos. La semántica de estas operaciones es exactamente la misma si se usa un tipo normal y no volátil.

Para obtener más información sobre el argumento de línea de comandos /volatile:iso, vea /volatile (interpretación de palabras clave volátiles).

_MoveFromCoprocessor, _MoveFromCoprocessor2

Estas funciones intrínsecas leen datos del coprocesadores ARM siguiendo las instrucciones de transferencia de datos de coprocesador.

int _MoveFromCoprocessor(
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crn,
      unsigned int crm,
      unsigned int opcode2
);

int _MoveFromCoprocessor2(
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crn,
      unsigned int crm,
      unsigned int opcode2
);

Parámetros

coproc
Número de coprocesador comprendido entre 0 y 15.

opcode1
Código de operación específicos del coprocesador entre 0 y 7.

Crn
Número de registro del coprocesador, entre 0 y 15, que especifica el primer operando de la instrucción.

crm
Número de registro del coprocesador, entre 0 y 15, que especifica un operando adicional de origen o de destino.

opcode2
Código de operación específico del coprocesador adicional entre 0 y 7.

Valor devuelto

El valor que se lee desde el coprocesador.

Comentarios

Los valores de los cinco parámetros del intrínseco deben ser expresiones constantes que se conocen en tiempo de compilación.

_MoveFromCoprocessor utiliza la instrucción MRC; _MoveFromCoprocessor2 utiliza MRC2. Los parámetros corresponden a los campos de bits que se codifican directamente en la palabra de instrucción. La interpretación de los parámetros depende del coprocesador. Para obtener más información, vea el manual del coprocesador en cuestión.

_MoveFromCoprocessor64

Lee datos de coprocesadores ARM mediante las instrucciones de transferencia de datos del coprocesador.

unsigned __int64 _MoveFromCoprocessor64(
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crm,
);

Parámetros

coproc
Número de coprocesador comprendido entre 0 y 15.

opcode1
Código de operación específico del coprocesador entre 0 y 15.

crm
Número de registro del coprocesador, entre 0 y 15, que especifica un operando adicional de origen o de destino.

Valor devuelto

El valor que se lee desde el coprocesador.

Comentarios

Los valores de los tres parámetros del intrínseco deben ser expresiones constantes que se conocen en tiempo de compilación.

_MoveFromCoprocessor64 utiliza la instrucción MRRC. Los parámetros corresponden a los campos de bits que se codifican directamente en la palabra de instrucción. La interpretación de los parámetros depende del coprocesador. Para obtener más información, vea el manual del coprocesador en cuestión.

_MoveToCoprocessor, _MoveToCoprocessor2

Estas funciones intrínsecas escriben datos en coprocesadores ARM siguiendo las instrucciones de transferencia de datos del coprocesador.

void _MoveToCoprocessor(
      unsigned int value,
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crn,
      unsigned int crm,
      unsigned int opcode2
);

void _MoveToCoprocessor2(
      unsigned int value,
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crn,
      unsigned int crm,
      unsigned int opcode2
);

Parámetros

value
El que se va a escribir en el coprocesador.

coproc
Número de coprocesador comprendido entre 0 y 15.

opcode1
Código de operación específico del coprocesador entre 0 y 7.

Crn
Número de registro del coprocesador, entre 0 y 15, que especifica el primer operando de la instrucción.

Crm
Número de registro del coprocesador, entre 0 y 15, que especifica un operando adicional de origen o de destino.

opcode2
Código de operación específico del coprocesador adicional entre 0 y 7.

Valor devuelto

Ninguno.

Comentarios

Los valores de los parámetros , , , y del intrínseco deben ser expresiones constantes coprocopcode1crncrmopcode2 conocidas en tiempo de compilación.

_MoveToCoprocessor utiliza la instrucción MCR; _MoveToCoprocessor2 utiliza MCR2. Los parámetros corresponden a los campos de bits que se codifican directamente en la palabra de instrucción. La interpretación de los parámetros depende del coprocesador. Para obtener más información, vea el manual del coprocesador en cuestión.

_MoveToCoprocessor64

Estas funciones intrínsecas escriben datos en coprocesadores ARM siguiendo las instrucciones de transferencia de datos del coprocesador.

void _MoveFromCoprocessor64(
      unsigned __int64 value,
      unsigned int coproc,
      unsigned int opcode1,
      unsigned int crm,
);

Parámetros

coproc
Número de coprocesador comprendido entre 0 y 15.

opcode1
Código de operación específico del coprocesador entre 0 y 15.

Crm
Número de registro del coprocesador, entre 0 y 15, que especifica un operando adicional de origen o de destino.

Valor devuelto

Ninguno.

Comentarios

Los valores de los parámetros , y del intrínseco coprocopcode1 deben ser crm expresiones constantes conocidas en tiempo de compilación.

_MoveFromCoprocessor64 utiliza la instrucción MCRR. Los parámetros corresponden a los campos de bits que se codifican directamente en la palabra de instrucción. La interpretación de los parámetros depende del coprocesador. Para obtener más información, vea el manual del coprocesador en cuestión.

Compatibilidad de ARM con intrínsecos de otras arquitecturas

La siguiente tabla enumera los intrínsecos de otras arquitecturas que son compatibles con las plataformas ARM. Se incluyen detalles adicionales en los casos en que el comportamiento de un intrínseco en ARM difiere de su comportamiento en otras arquitecturas de hardware.

[Volver a la parte superior]

Intrínsecos entrelazados

Los intrínsecos entrelazados son un conjunto de intrínsecos que se usan para realizar operaciones atómicas de lectura-modificación-escritura. Algunos de ellos son comunes a todas las plataformas. Aquí se enumeran por separado porque hay un gran número de ellas, pero como sus definiciones son principalmente redundantes, es más fácil pensar en ellas en términos generales. Sus nombres pueden utilizarse para derivar los comportamientos exactos.

En la tabla siguiente se resume la compatibilidad con ARM de los intrínsecos entrelazados que no son bittest. Cada celda de la tabla corresponde a un nombre que se crea agregando el nombre de la operación de la celda del extremo izquierdo de la fila y el nombre de tipo de la celda de la parte superior de la columna a _Interlocked. Por ejemplo, la celda en la intersección de la fila y la Xor columna corresponde a y es totalmente 8_InterlockedXor8 compatible. La mayoría de las funciones admitidas ofrecen estos sufijos opcionales: _acq, _rel y _nf. El sufijo _acq indica una semántica de "adquisición" y el sufijo _rel indica una semántica de "versión". El _nf sufijo o "sin barrera" es único para ARM y se describe en la sección siguiente.

Clave:

• Full:admite formularios sin _rel formato, , y _nf .

• Parcial:admite formularios sin formato, y _nf .

• Ninguno:no compatible

Sufijo _nf (sin límite)

El sufijo o "sin barrera" indica que la operación no se comporta como ningún tipo de barrera de memoria, a diferencia de las otras tres formas (sin formato, y ), que se comportan como algún tipo de _nf_acq_rel barrera. Un posible uso de los formularios es mantener un contador estadístico que varios subprocesos actualizan al mismo tiempo pero cuyo valor no se usa de otro modo mientras se ejecutan varios _nf subprocesos.

Lista de intrínsecos entrelazados

[Volver a la parte superior]

_interlockedbittest intrínsecos

Los intrínsecos de prueba de bits sin formato entrelazados son comunes a todas las plataformas. ARM agrega variantes , y , que simplemente modifican la semántica de barrera de una operación, como se describe en _nf _acq_rel sufijo _nf_acq anteriormente en este artículo.

[Volver a la parte superior]

Vea también

Intrínsecos del compilador
Intrínsecos de ARM64
Referencia del ensamblador de ARM
Referencia del lenguaje C++