Intrínsecos de ARM64

El compilador de Microsoft C++ (MSVC) hace que los siguientes intrínsecos estén disponibles en la arquitectura ARM64. Para obtener más información sobre ARM, consulte las secciones Herramientas de desarrollo de arquitectura y software del sitio web de documentación para desarrolladores de ARM.

NEON

Las extensiones del conjunto de instrucciones vectoriales NEON para ARM64 proporcionan Single Instruction Multiple Data (SIMD). Son similares a los de los conjuntos de instrucciones vectoriales MMX y SSE que son comunes a los procesadores de arquitectura x86 y x64.

Se admiten intrínsecos NEON, tal como se proporciona en el archivo de encabezado arm64_neon.h. La MSVC para intrínsecos NEON es similar a la del compilador arm64, que se documenta en la referencia intrínseca de ARM NEON en el sitio web de Infocenter de ARM.

Lista de intrínsecos específicos de ARM64

[Volver a la parte superior]

Restricciones de barrera de memoria

Las funciones intrínsecas (barrera de memoria de datos), (barrera de sincronización de datos) y (barrera de sincronización de instrucciones) usan los siguientes valores predefinidos para especificar la restricción de barrera de memoria en términos del dominio de uso compartido y el tipo de acceso que se ve afectado por la __dmb__dsb__isb operación.

Para el intrínseco, la única restricción que es válida actualmente es _ARM64_BARRIER_SY; todos los __isb demás valores están reservados por la arquitectura.

__iso_volatile_load o intrínsecos del almacén

Estas funciones intrínsecas realizan explícitamente cargas y almacenes que no están sujetos a optimizaciones del compilador.

__int16 __iso_volatile_load16(const volatile __int16 * Location);
__int32 __iso_volatile_load32(const volatile __int32 * Location);
__int64 __iso_volatile_load64(const volatile __int64 * Location);
__int8 __iso_volatile_load8(const volatile __int8 * Location);

void __iso_volatile_store16(volatile __int16 * Location, __int16 Value);
void __iso_volatile_store32(volatile __int32 * Location, __int32 Value);
void __iso_volatile_store64(volatile __int64 * Location, __int64 Value);
void __iso_volatile_store8(volatile __int8 * Location, __int8 Value);

Parámetros

Ubicación
La dirección de una ubicación de memoria para leer o escribir.

Valor
Valor que se escribirá en la ubicación de memoria especificada (almacenar solo intrínsecos).

Valor devuelto (solo intrínsecos de carga)

Valor de la ubicación de memoria especificada por Location.

Comentarios

Puede usar los intrínsecos y para realizar explícitamente accesos a memoria que no están sujetos a __iso_volatile_load8/16/32/64__iso_volatile_store8/16/32/64 optimizaciones del compilador. El compilador no puede quitar, sintetizar ni cambiar el orden relativo de estas operaciones. Sin embargo, no genera barreras implícitas de memoria de hardware. Por lo tanto, el hardware todavía puede reordenar los accesos de memoria observables en varios subprocesos. Más concretamente, estos intrínsecos son equivalentes a las expresiones siguientes, tal como se compilan en /volatile:iso.

int a = __iso_volatile_load32(p);    // equivalent to: int a = *(const volatile __int32*)p;
__iso_volatile_store32(p, a);        // equivalent to: *(volatile __int32*)p = a;

Observe que los intrínsecos tienen punteros volátiles para dar cabida a variables volátiles. Sin embargo, no hay ningún requisito ni recomendación para usar punteros volátiles como argumentos. La semántica de estas operaciones es exactamente la misma si se usa un tipo normal y no volátil.

Para obtener más información sobre el argumento de línea de comandos /volatile:iso, vea /volatile (interpretación de palabras clave volátiles).

Compatibilidad de ARM64 con intrínsecos de otras arquitecturas

En la tabla siguiente se enumeran los intrínsecos de otras arquitecturas que se admiten en plataformas ARM64. Cuando el comportamiento de un intrínseco en ARM64 difiere de su comportamiento en otras arquitecturas de hardware, se anotan detalles adicionales.

[Volver a la parte superior]

Intrínsecos entrelazados

Los intrínsecos entrelazados son un conjunto de intrínsecos que se usan para realizar operaciones atómicas de lectura-modificación-escritura. Algunos de ellos son comunes a todas las plataformas. Aquí se enumeran por separado porque hay un gran número de ellos. Dado que sus definiciones son principalmente redundantes, es más fácil pensar en ellas en términos generales. Sus nombres pueden utilizarse para derivar los comportamientos exactos.

En la tabla siguiente se resume la compatibilidad con ARM64 de los intrínsecos entrelazados que no son de prueba de bits. Cada celda de la tabla corresponde a un nombre que se crea agregando el nombre de la operación de la celda del extremo izquierdo de la fila y el nombre de tipo de la celda de la parte superior de la columna a _Interlocked. Por ejemplo, la celda en la intersección de la fila y la Xor columna corresponde a y es totalmente 8_InterlockedXor8 compatible. La mayoría de las funciones admitidas ofrecen estos sufijos opcionales: _acq, _rel y _nf. El sufijo _acq indica una semántica de "adquisición" y el sufijo _rel indica una semántica de "versión". El _nf sufijo o "sin barrera" es único para ARM y ARM64 y se describe en la sección siguiente.

Clave:

• Full:admite formularios sin _rel formato, , y _nf .

• Ninguno:no se admite

_nf sufijo (sin barrera)

El sufijo o "sin barrera" indica que la operación no se comporta como ningún tipo de barrera de memoria, a diferencia de las otras tres formas (sin formato, y ), que se comportan como algún tipo de _nf_acq_rel barrera. Un posible uso de los formularios es mantener un contador estadístico que varios subprocesos actualizan al mismo tiempo pero cuyo valor no se usa de otro modo mientras se ejecutan varios _nf subprocesos.

Lista de intrínsecos entrelazados

[Volver a la parte superior]

_interlockedbittest intrínsecos

Los intrínsecos de prueba de bits sin formato entrelazados son comunes a todas las plataformas. ARM64 agrega variantes , y , que solo modifican la semántica de barrera de una operación, como se describe en _nf _acq_rel sufijo _nf_acq anteriormente en este artículo.

[Volver a la parte superior]

Vea también

Intrínsecos del compilador
Intrínsecos ARM
Referencia del ensamblador de ARM
Referencia del lenguaje C++